Close

1. Identity statement
Reference TypeConference Paper (Conference Proceedings)
Siteplutao.sid.inpe.br
Holder Codeisadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S
Identifier8JMKD3MGP3W/45U8EDD
Repositorysid.inpe.br/plutao/2021/12.09.16.31.59
Last Update2021:12.14.18.45.11 (UTC) lattes
Metadata Repositorysid.inpe.br/plutao/2021/12.09.16.32
Metadata Last Update2022:04.03.22.39.43 (UTC) administrator
DOI10.53316/sepoc2021.052
Labellattes: 5932117211446307 1 MattosMeViBoOsKoMo:2021:PrPrCo
Citation KeyMattosMeViBoOsKoMo:2021:PrPrCo
TitleUm Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
Year2021
Access Date2024, May 18
Secondary TypePRE CN
Number of Files1
Size1492 KiB
2. Context
Author1 Mattos, Everson
2 Medke, Renan
3 Viaro, Robert Uiliam Marin
4 Borin, Lucas Cielo
5 Osório, Caio Ruviaro Dantas
6 Koch, Gustavo Guilherme
7 Montagner, Vinícius Foletto
Group1 COESU-CGGO-INPE-MCTI-GOV-BR
Affiliation1 Instituto Nacional de Pesquisas Espaciais (INPE)
Author e-Mail Address1 everson.mattos@inpe.br
Conference NameSeminar on Power Electronics and Control (SEPOC 2021)
Conference LocationSanta Maria
Date2021
Pages--
Book TitleProceedings
Tertiary TypeArtigo
History (UTC)2021-12-14 18:45:11 :: lattes -> administrator :: 2021
2022-04-03 22:39:43 :: administrator -> simone :: 2021
3. Content and structure
Is the master or a copy?is the master
Content Stagecompleted
Transferable1
Content TypeExternal Contribution
KeywordsControle PID
Conversores CC-CC

Hardware-in-the-loop
Variações paramétricas
Simulação
em tempo real
AbstractEste artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck.
AreaETES
Arrangementurlib.net > BDMCI > Fonds > Produção a partir de 2021 > CGGO > Um Procedimento de...
doc Directory Contentaccess
source Directory Contentthere are no files
agreement Directory Contentthere are no files
4. Conditions of access and use
data URLhttp://urlib.net/ibi/8JMKD3MGP3W/45U8EDD
zipped data URLhttp://urlib.net/zip/8JMKD3MGP3W/45U8EDD
Languagept
Target Filemattos_procedimento.pdf
User Grouplattes
Reader Groupadministrator
lattes
Visibilityshown
Update Permissionnot transferred
5. Allied materials
Next Higher Units8JMKD3MGPCW/46KUBT5
Citing Item Listsid.inpe.br/bibdigital/2022/04.03.22.35 11
URL (untrusted data)https://repositorio.ufsm.br/bitstream/handle/1/21804/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf?sequence=1&isAllowed=y
Host Collectiondpi.inpe.br/plutao@80/2008/08.19.15.01
6. Notes
Empty Fieldsarchivingpolicy archivist callnumber copyholder copyright creatorhistory descriptionlevel dissemination e-mailaddress edition editor format isbn issn lineage mark mirrorrepository nextedition notes numberofvolumes orcid organization parameterlist parentrepositories previousedition previouslowerunit progress project publisher publisheraddress readpermission resumeid rightsholder schedulinginformation secondarydate secondarykey secondarymark serieseditor session shorttitle sponsor subject tertiarymark type versiontype volume
7. Description control
e-Mail (login)simone
update 


Close